

⑫ 公開特許公報(A)

昭60-213992

⑤ Int. Cl.⁴G 09 G 3/20
3/18

識別記号

庁内整理番号

7436-5C
7436-5C

④ 公開 昭和60年(1985)10月26日

審査請求 未請求 発明の数 1 (全3頁)

⑬ 発明の名称 MOS-IC

⑭ 特 願 昭59-71173

⑮ 出 願 昭59(1984)4月10日

⑯ 発 明 者 河 野 友 和

⑰ 出 願 人 株式会社諏訪精工舎

⑱ 代 理 人 弁理士 最 上 務

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

東京都新宿区西新宿2丁目4番1号

明 細 書

1. 発明の名称 MOS-IC

2. 特許請求の範囲

2つ以上の電源系を有するMOS-ICにおいて、任意の2つの電源系の回路が接続されるレベルシフト回路に、2入力以上の論理機能を併せ持たせることを特徴とするMOS-IC。

3. 発明の詳細な説明

〔技術分野〕

本発明はLCD駆動用ICや、FLD駆動用ICのような、2つ以上の電源系を有し、内部にレベルシフト回路を有するICに関する。

〔従来技術〕

従来例として、LCD駆動用ICの回路を第1図に示す。LCD駆動用ICは、第1図に示される如く、シリアルデータ転送用のシフトレジスタと、シフトレジスタのデータを記憶するラッチと

ラッチしたデータと信号ENBを合成する制御回路と、電源系1と電源系2の回路を接続するレベルシフト回路と、LCD駆動用出力を発生するLCD駆動回路で、1ビット分の回路を構成し、通常これが、10~100ビット程度1つのICにまとめられている。第1図の回路図をN基板のCMOS-ICで作る場合、P⁻のウエルは第2図のように、シフトレジスタと、ラッチで1つのウエル、制御回路で1つのウエルを必要とする。このように従来方法では、制御回路でウエルが1つ余分に必要となり、このためIC全体では、チップ面積が大きくなるという問題点があつた。またこのウエルは、通常細長い形状となり、このためウエルの抵抗は高くなり、結果的に、ラッチアップ特性が悪くなってしまうという問題点もあつた。第3図は第1図のレベルシフト回路の一例を示したものであり、一方のP型MOSトランジスタのゲートには、信号FNDとラッチの内容の信号LNDの積の信号が接続され、他方のN型MOSトランジスタのゲートには、積の反転信号が接続

されている。第3図において、信号 $O U T_n$ 、信号 $\overline{O U T_n}$ は論理的に以下のようになる。

$$O U T_n = E N B \cdot L D_n \quad (1)$$

$$\overline{O U T_n} = \overline{E N B \cdot L D_n} \quad (2)$$

〔目的〕

本発明は、このような問題点を解決するもので2入力以上の論理回路とレベルシフト回路を1つにまとめ、ウェルを少なくすることにより、ICの面積を小さくすることを目的とする。

〔概要〕

本発明のMOS-ICは、レベルシフト回路において、2入力以上の論理機能を併せ持つことを特徴とする。

〔実施例〕

第4図は本発明によるLCD駆動用ICの回路例である。第1図に比べて、制御回路はなくなり、レベルシフト回路に制御回路の機能を持たせている。このため第4図の回路を用いると、第2図中の制御回路用のウェルはなくなる。第5図に第4図中のレベルシフト回路の詳細な回路1ビット分

少なくすることによりICの面積を小さくすることができ、ICの価格を安くすることができる。またCMOS-ICであれば、ラッチアップ特性も向上することができ、信頼性の向上にも効果がある。

なお本発明の説明では、⊕側を共通電極として⊖側のレベルシフトを述べているが、⊖側を共通電極として、⊕側のレベルシフトでもよい。また制御回路として、2入力NANDを用いているが2入力以上の論理回路であれば、何の回路でも用いることができる。

4. 図面の簡単な説明

第1図は、従来のLCD駆動用ICの回路図であり、1は各々の入力の入力バッファ、2は出力バッファ、3は2入力NAND、4はインバータ、信号CLはシフトレジスタの転送クロック、信号LINは入力データ、信号LPはラッチのクロック、信号ROUTは出力データ、信号LD1~LDnは各ラッチの出力、信号O1~Onは各ビ

トに対応するLCD駆動出力、信号ENBは制御信号である。第2図は、第1図のシフトレジスタ、ラッチ、制御回路をCMOS-ICで作ったときのウェルの形状例を示したものの。第3図は、第1図中のレベルシフト回路の一例である。第4図は、本発明によるLCD駆動用ICの回路図であり、各々の信号は第1図のそれと同一である。信号LD1~信号LDnは各ラッチのLD1~LDnの反転出力であり、5は信号ENBの反転バッファである。第5図は、第4図中のレベルシフト回路の一例である。第6図は、第4図中のレベルシフト回路のもう1つの例である。

$$O U T_n = E N B \cdot L D_n \quad (3)$$

$$\overline{O U T_n} = \overline{E N B \cdot L D_n} \quad (4)$$


この論理は第5図の信号 $O U T_n$ 、信号 $\overline{O U T_n}$ と同じであり、第5図のレベルシフト回路を用いることにより、第1図の制御回路は不要となる。また、第6図は、第4図中のレベルシフト回路の別の例であり、信号 $O U T_n$ 、信号 $\overline{O U T_n}$ は、第5図、第5図のそれと同じである。

〔効果〕


以上述べたように、本発明によれば、ウェルを

以 上


出願人 株式会社諏訪精工舎
代理人 弁理士 最 上 務




第 1 図




第 4 図




第 2 図



第 3 図



第 5 図



第 6 図

This Page Blank (uspto)

拒絶理由通知書

Office Action

Mailing Date
Sep. 24, 2003

特許出願の番号

平成11年 特許願 第105236号

起案日

平成15年 9月12日

特許庁審査官

須原 宏光

9057 5N00

特許出願人代理人

青山 葆 (外 1名) 様

適用条文

第29条第2項、第36条



この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

A. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

- ・ 請求項1-3
- ・ 引用文献等1、2
- ・ 備考

引用文献1 (第5図等) に記載されたレベルシフト回路は、その構成からみてラッチ機能を有することは自明である。

本願発明のラッチ回路の入力信号がパルス信号とクロック信号であるのに対して、引用文献1のレベルシフト回路の入力信号は信号ENBと信号LDnであるが、引用文献1のレベルシフト回路のラッチ動作と入力信号 (信号ENBと信号LDn) の関係を考慮すると、本願のラッチ回路と入力信号 (パルス信号とクロック信号) の関係と何ら相違するものではない。

したがって、引用文献1の信号ENBと信号LDnは、本願発明のパルス信号とクロック信号に相当するものと認められるので、引用文献1には、本願発明のと格別相違しないラッチ回路が記載されているものと認める。

また、引用文献2 (第1図等) にも、本願と同様のラッチ回路が記載されているものと認める。

- ・ 請求項4、5、7

This Page Blank (uspto)

・引用文献等 2

・備考

引用文献 2 (第 1 図) に記載されたラッチ回路を、請求項 4、5、7 のようにすることは、適宜なし得る設計変更にすぎない。

・請求項 6

・引用文献等 2

・備考

引用文献 2 (第 1 図) には、本願発明と格別相違しないラッチ回路が記載されている。

・請求項 10、11

・引用文献等 1

・備考

引用文献 1 (第 5 図) には、本願発明と格別相違しないラッチ回路が記載されている。

B. この出願は、特許請求の範囲の記載が下記の点で、特許法第 36 条第 6 項第 2 号に規定する要件を満たしていない。

記

1. 請求項 16 に「請求項 9 に記載のラッチ回路において、上記第 1, 2, 3, 5 n 型トランジスタがデュアルゲート構造であり、上記第 4, 6, 7, 8 n 型トランジスタがシングルゲート構造である」と記載されているが、請求項 9 には、第 2, 6, 7, 8 n 型トランジスタは記載されていない。

2. 請求項 17 の記載も同様である。

よって、請求項 16、17 に係る発明は明確でない。

この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。

引用文献等一覧

Cited References

1. 特開昭 60-213992 号公報

2. 特開平 4-48820 号公報

This Page Blank (uspto)

・調査した分野

IPC第7版

G 0 9 G

3 / 1 8、 3 / 3 6

G 1 1 C 1 9 / 0 0

G 1 1 C 1 1 / 4 0 - 1 1 / 4 1 9

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

This Page Blank (uspto)